FPGA で音関連の回路を作ろうとすると master clock が I2S の都合で12.28800 MHz で音源ICが 3.579545 MHz という場合にどう対応するか苦慮する場合がよくある.12.28800 MHz の clock domain で 3.579545 MHz の device を動かす場合に分周して動かす方法が…