カートリッジの端子名として M2 という言葉は正しいのか

私が書いた文書は nesdev に転載されるときに PHI2 (または φ2) を M2 として置換されている。私が PHI2 を使っている理由は混乱の助長を防ぐために、俗説的な言葉は使わないようにするという方針だからである。俗説的な、というのは解析の文書を書いた人がφ2だと気づいたものの、φが ASCII の文字ではなく文字数を稼ぐために、 Z80 の M1 に似た言葉として M2 としたのではないかと疑っているためである。

nesdev の wiki にもこういう説明がある。
http://wiki.nesdev.com/w/index.php/Cartridge_connector

M2 : Also called PHI2 in official docs. This is the CPU clock output. When this signal is high, this means the PRG bus address and data lines are in a stable state and can be latched by external hardware. On reads, the data must be stable until this signal goes low.

この説明では私の推測通りなので M2 という言葉は不適切なので使うことはない。

別の文書では説明が詳細にされており、ちょっと心が揺らいでいる。
http://wiki.nesdev.com/w/index.php/CPU_pin_out_and_signal_description

M2 can be considered as a "signals ready" pin. It is a modified version the 6502's φ2 (which roughly corresponds to the CPU input clock φ0) that allows for slower ROMs.
In the NTSC 2A03, M2 has a duty cycle (fraction of a cycle the signal stays high) of ⅝, or 350ns/559ns. Equivalently, a CPU read (which happens during the second, high phase of M2) takes 1⅞ PPU cycles. The internal φ2 duty cycle is exactly ½. (The duty cycle in the PAL 2A07 is not known, but suspected to be 19/32)
(補足:分数がフォントによっては見にくい.順番に 5/8, 1と7/8(帯分数), 1/2)

CPU が 6502 ではなく 2A03 であり、φ2 から若干変更した信号ということであればその言葉を使う方がいいのかもしれないと思っている。もちろん Nintendo 公式の文書がでてくればそれに従うが、そういうものは機密文書なのででてくることはない(でも業務用の回路図はあったな)。

M2 の最初の定義は1つめの説明で、後々に再定義されたということなのかもしれない。スケールの大きな話で申し訳ないが、似た話としてメートルは時々定義が変更されて、精度が上がっている。
http://ja.wikipedia.org/wiki/%E3%83%A1%E3%83%BC%E3%83%88%E3%83%AB → 定義の変遷を参照, ただし wikipedia なのでこの文書自体の精度は微妙