052001 hardware note

  • 外形: PGA64
    • ピンに関しては FujitsuPGA-64C-A02 と同じ
  • 電源: DC +5V
  • IO 電圧: 74LSがつながっていたり 3.3V を H レベルと認識するのでたぶん TTL level

ピン詳細

name   io description
                                                                        • -
R9:0 ? 用途不明. 全て 5V でプルアップしている. NMI i L レベルで NMI を要求出来る FIRQ i L レベルで FIRQ を要求出来る IRQ i L レベルで IRQ を要求出来る HALT i? 調査していないので不明. H レベル入力をして計測をした. AS o L レベルで address bus 15:0 が有効になる? address strobe? DTAC i H レベルでメモリサイクルを延長出来る. data acknowledge RW o Read か Write H:Read L:Write CLK i 1相クロック入力 RES i L レベルで RESET できる. TES i? 調査していないので不明. H レベル入力をして計測をした. A23:16 o 8bit output port. address bus ではない. A15:0 o address bus D7:0 io data bus VDD p +5V 電源入力 VSS p GND 電源入力 NC ? 未接続のはずだが、 E や Q を想定した配線がされていることがある

必要最小限のピンが外に出ています。割り込み応答やVMAに相当する内部処理を示すピンはありません。

memory cycle


memory cycle は最短 2 clock で動作します。

  • CLOCK の立ち上がりで AS, RW, A23:16, A15:0, D7:0 が更新されます。
  • CLOCK の立ち下がりで NMI, FIRQ, IRQ, DTAC, D7:0 を取り込むようです。
  • (053248 では CLOCK の扱いが逆になっているそうです)

DTAC を H にすることで memory cycle を延長出来ますが、 Relative Addressing の場合は無視されることがあります。


AS は名前の通り address strobe のようです。一部命令において AS は下がったまま内部処理を行い待ちが発生することがよくあります。内部処理を示すピンが少ない中、 AS は memory cycle の状態を判断する重要な端子なのですが、解釈に困る挙動があります。

A23:16


opcode 0x38, 0x39 で出力制御ができます。データバスの読み込みのあとに addressbus より早く出力端子が更新されます。

hardware reset

  • RESET 端子を L にすることで A23:16 の出力は 0 に初期化されます。
  • 厳密なタイミングはわかりませんが DP レジスタとNMI許可レジスタは 0 に初期化されます。
  • CPU の最初の起動シーケンスは PC = [0xfffe].w です。
  • その他のCPUレジスタは初期化されません。

hardware interrupt

3 種類の割り込みが使え、各種許可条件を満たす場合に割り込み処理が適用されます。

前述の通り、割り込み応答はハードウェアから検出出来ませんのでソフトウェア側で IRQ と FIRQ を停める必要があります。
NMI は 6809 と同じで短時間の L レベル入力をします。入力が長いと多重に NMI が発生します。